磁界の分布を考慮してダミーフィルを最適に配置したオンチップ・スパイラルインダクタの設計手法

The Optimized Dummy-Fill Placement Scheme for an On-chip Spiral Inductor

公開日:2012.04.02

発行日
2011年03月31日
概要
An optimized dummy-fill placement scheme for an on-chip spiral inductor has been proposed. The influence of the dummy-fill size, magnetic strength and magnetic distribution in the vicinity of inductor wires, and the additional stray capacitance between the inductor wires and the silicon substrate on Q-factor (Quality factor) frequency characteristics has been clarified. The proposed layout pattern of the on-chip spiral inductor has regulated the placement of dummy fills. The forbidden area for dummy-fill placement ranges from 10 μm on the outside to 15 μm on the inside of the inductor wires. There are no dummy fills even underneath the inductor wires. The test chip was fabricated by using a 0.18-μm CMOS process with five metal layers. Experimental results show that the proposed scheme involves no degradation of the peak Q-value or the self-resonant frequency compared with an on-chip inductor without dummy fills.【査読有】
文献等

掲載誌名・書名:

中央大学理工学研究所論文集, 第16号/2010, pp.21-29

公開者・出版社:

中央大学理工学研究所

書誌コード類:

ISSN: 1343-0068

種類
論文
言語
日本語
権利情報
この資料の著作権は、資料の著作者または学校法人中央大学に帰属します。著作権法が定める私的利用・引用を超える使用を希望される場合には、掲載誌発行部局へお問い合わせください。

このページのTOPへ